当N型材料和P型材料融合在一起时，将形成PN结，从而形成半导体二极管。以前，我们学习了如何通过向硅原子中添加少量锑来制造n型半导体材料，以及如何通过向另一个硅原子中添加硼来制造p型半导体材料。这一切都很好，但是由于n型和p型半导体的新夹杂物是电中性的，因此它们本身并不是很有效。但是，如果人们将两个半导体器件连接（或组合）在一起，则它们各自的动作将以非常不同的方式组合在一起，并导致通常称为“ p-n结”的现象。

当首先将N型半导体材料和P型半导体器件结合在一起时，PN结的两侧之间将有非常大的密度梯度。结果是，来自供体残基分子的一些自由电子才刚刚开始迁移穿过这个新形成的结，并在p型原料中形成空穴，从而在空气中产生负离子。但是，由于电子器件已经通过pn结从n型硅迁移到p型硅，因此它们在负侧留下了正的施主电离（ND），现在，受体残渣中的空化转移经过p-类型硅。在相反的方向上，您将得到许多自由电子。

结果，在连接处沿p型电子密度添加了带负电荷的蛋白激酶电离（n-a），并且在连接处n型电子密度变为正。电子器件的这种电荷转移和跨越PN结的空化称为外部扩散。 P和N层的总宽度取决于夹杂物在每一侧的重量，分别具有受体的相对密度N a和施主的相对密度Nd。

整个过程反复进行，直到穿过结的电子设备的总数大到足以抵抗或阻止大量载流子穿过结。后，当供体分子抵抗空化而受体分子抵抗电子设备时，就会发生平衡条件（电中性），在结区域周围形成一个“势垒”区域。

因为没有可以在势垒处停止的完全自由的载流子，所以与阻止结的N和P材料相比，结的两边的区域现在完全耗尽了自由载流子。 PN结周围的区域现在称为耗尽层。

P-n结

1.PN结两侧的总正电荷必须相同且取反，以便在结周围保持中性的正电荷。如果耗尽层区域的间距为D，则它必须是进入硅的Dp间距的正侧，进入硅的Dn间距的负侧，然后两者之间的关系如下：Dp * NA =保持正电荷中性，Dn * ND也称为平衡。

P-n结间距

2.由于n型原材料失去了电子器件，而p型原材料失去了空化，因此n型原材料相对于p型带正电。随后，在结的两侧上的残留物电离会在n侧相对于p侧相对为正的区域上产生静电场。现在的困难是，自由电荷需要一些额外的动能来摆脱阻碍，以便它可以越过耗尽结。

由外部扩散的整个过程引起的静电场在该节点处引起“嵌入电势差”，并且引线（零偏压）电势差为：

3.其中Eo是零参考点结的工作电压，VT是室内温度下26mV的热工作电压，ND和NA是杂质浓度，ni是本征浓度值。

在PN结两侧之间释放适度的正工作电压（沿参考点）可以为自由电子和空化产生额外的动能。摆脱这种势垒的当前阶段所需的外部工作电压在很大程度上取决于通常使用的半导体器件的类型和特定温度。通常，在室内温度下，耗尽层两侧的硅的工作电压约为0.6-0.7 v，锗的工作电压约为0.3-0.35 v。即使未将所有组件都连接到所有外部开关电源，也如二极管图所示，势垒将始终存在。

这种超出结的嵌入电势差的实际意义取决于这样一个事实，即它们既防止通过电子的空穴现象，又防止通过结的电子流动